5月25日，据人民日报和新华社报道，在上海举行的2026国际电路与系统研讨会（ISCAS 2026）上，华为公司董事、半导体业务部总裁何庭波正式发表“韬(τ)定律”。这是中国在全球半导体领域首次提出指导产业发展的新原则，提出半导体底层逻辑可以由“时间缩微”替代传统的“几何缩微”。

如何解读这一新原则？众所周知，过去几十年芯片行业一直遵循摩尔定律，核心思路就是“几何缩微”——把晶体管做小，让一块芯片上能塞进更多零件。

但在物理极限与经济效益的双重夹击下，摩尔定律这种“几何缩微”近年来遭遇发展瓶颈。一是，晶体管小到几十个原子的宽度后，电子会像漏水一样不受控制，导致芯片失效；二是建一条3纳米的生产线动辄需要近200亿美元，全球只有极少数代工厂能负担得起。

面对这两大挑战，对此，“韬定律”给出的解法是：以系统性降低时间常数(τ)为核心目标，用时间效率换取空间密度。

这是一套贯穿器件、电路、芯片到系统的多层级协同优化体系。具体来看，在器件与电路层面，华为创新性提出逻辑折叠等技术，打破传统平面布局的物理边界，大幅缩短关键路径走线长度，降低信号传播的电阻和电容负载；在芯片与系统层面，则通过软硬件全栈协同与重构互联协议，提升系统级并行效率，最终实现晶体管密度和电路性能的整体提升。

据悉，基于该路线，华为在过去六年间已成功设计并量产381款芯片。今年秋季，华为将发布完整采用“逻辑折叠”技术的全新麒麟手机芯片，预计相关性能将实现大幅跃升。预计到2031年，基于“韬定律”的高端芯片，其晶体管密度将达到1.4纳米制程的同等水平。

从背景来看，自2019年外部供应链环境发生剧变以来，国产半导体在极限施压下逐步构建起以昇腾、鲲鹏为代表的自主算力底座。目前，这套系统级算力的效能正在被最头部的AI企业交叉验证。

近期，国产大模型DeepSeek V4在其官方技术报告中明确披露，已在华为昇腾NPU平台上验证了细粒度专家并行方案；而Kimi最新论文中提及的异构硬件跨数据中心探索，同样印证了国产算力在复杂大模型训练与推理中的工程可用性。

产业端的底层技术突围，也在资本市场得到体现。5月25日早盘，A股芯片板块持续走强，科创芯片ETF华安（588290）盘中上涨1.82%，中芯国际、寒武纪等核心标的涨幅显著；重仓半导体的港股通信息技术ETF（513240）同样表现活跃，显示出市场对国产半导体产业链扩产与自主可控逻辑的期待。

面对技术演进与产业重构，封闭并非最终选项。何庭波在演讲最后强调，未来一定属于开放合作。“在半导体演进的路径上，没有一家企业可以独自完成所有答案。在韬(τ)定律的路径下，我们期待与全球科学家、工程师和产业伙伴紧密合作，共同推动半导体与电子产业持续发展。”

采写：南都·湾财社记者 严兆鑫